华为Mate 60 Proが搭載する麒麟9000Sプロセッサは、国産チップ製造に人々の視線を集中させました。
ベンチマークソフトが読み取ったデータ、第三者による分解レポートなどの多くの手がかりが交差して、麒麟9000Sは7nmプロセスチップであり、その産地は中国本土であることが明確に示されています。しかし、7nmチップの製造に特化したEUVは、2019年にはすでに中国への輸出規制の対象となっており、中国のチップ製造企業は193nm光源のDUV露光装置しか入手できず、この輸出規制は依然として強化され続けています。先日、オランダの露光装置メーカーASMLは、2024年までに中国の顧客にDUV露光装置を納入できないことを確認しました。
問題は、この7nmチップはどのようにして製造されたのか？7nmプロセス麒麟9000Sの出現には、大きく分けて2つの可能性があります。1つは国産EUV露光装置が突破口を開いたこと、もう1つはチップメーカーがDUV上で特殊な「魔法」を採用し、事実上7nmプロセスチップを製造したことです。
客観的な状況から見ると、後者の推測の可能性は、前者の可能性よりもはるかに高いと考えられます。この点は、『中国のチップ、足りないのは露光装置だけ？』という記事でも言及しましたが、露光装置だけでなく、その関連設備、基礎研究などの突破も含まれており、たとえEUV露光装置が開発を完了しても、商用チップの大規模量産に利用できるようになるまでには、1、2年で完了するものではありません。
そこで本稿では、28nmチップの製造に使用されるDUV露光装置が、なぜ7nmチップを製造できるのかに焦点を当てて解説し、ついでに7nm、28nmといったプロセスノードの命名が言葉遊びである理由についても触れたいと思います。皆様の理解を助けるために、まずチップ製造に関する知識点、露光原理、露光プロセスなどについて説明します。
01 露光を再認識する
193nmのDUV（深紫外線）露光装置を使用すると、28nm以上のプロセスノードをカバーできます。DUVで7nmプロセスのチップを製造することは、不可能に思えます。なぜなら、商用DUV露光装置の光源の最短波長は193nmであり、7nmとの間には28倍の差があり、突破できないように見えますが、業界では実際にDUVで7nmチップを製造しています。これはどのようにして実現したのでしょうか？
露光の基本原理。赤色はフォトレジスト、黄色は金属層、灰色はウェーハ（基板）、図3上部はマスク版
まず、露光機の原理とチップ製造の露光プロセスについて簡単に紹介します。露光の原理は、従来のフィルム映画の上映と少し似ています。映画の上映は、映画フィルムからパターンをスクリーンに投影するのに対し、露光は、パターンをマスク版からウェーハ表面に投影し、ウェーハ表面に特定のパターンと線（上図参照）を加工します。
具体的には、まず露光に必要なマスク版を作成します。これはフィルムに相当します。これには、チップのレイアウトを金属クロムで特殊なガラスにエッチングし、マスク版を作成する必要があります。次に、紫外線をマスク版を通して下のウェーハに照射します。
マスク版のパターン（つまりクロムメッキの部分）は光線を遮断し、遮断されていないパターンは光線を透過させることができ、これにより回路パターンがウェーハ表面に転写されます。ウェーハ表面にはあらかじめフォトレジストが塗布されており、照射されたフォトレジストは化学反応を起こし、化学溶液で腐食して洗浄され、下のウェーハが露出し、その後の工程でエッチングされ、対応するパターンと線がウェーハに加工されます。
これにより、トランジスタ、金属相互接続線などのチップ構造を層ごとに加工できます。
より小さなサイズのトランジスタを加工するには、紫外線の波長を短くする必要があります。これにより、フォトレジストに照射して加工される線がより細かくなります。
初期の紫外線の波長は436nmのg線であり、500nm以上のプロセスサイズのトランジスタを加工できます。トランジスタのサイズがさらに小さくなると、露光機の紫外線光源の波長は405nmのg線と365nmのi線に短縮されました。トランジスタのプロセスサイズが250nm以下に縮小されると、対応する紫外線光源の波長は248nmと193nmに短縮される必要があり、これは深紫外線（DUV）の範囲です。
02 「7nm」の言葉遊び
次に、チップメーカーのプロセスノードの概念、つまり7nm、14nm、28nmなどについて強調しておきます。これは、ウェーハ製造工場がチップ加工技術を識別するために使用する名前または仕様です。
1990年代後半、プロセスノードはチップメーカーが実現できるトランジスタゲートの最小長（線幅）、略してゲート長でした。しかし、現在の7nmプロセスノードは、数学的な7nmと完全に等しいわけではなく、7nmプロセスチップ上の各トランジスタのサイズは7nmよりもはるかに大きく、「7nm」は単なる「ラベル」です。
7nmがラベルになった理由は、1990年代以降の半導体メーカーが策定した命名規則にあります。
ムーアの法則とデナードのスケーリング則に従い、ゲート長は世代ごとに前世代の70％に縮小されます。前世代のトランジスタのゲート長が1マイクロメートルの場合、次世代は0.7マイクロメートルとなり、各トランジスタの面積はちょうど半分になり、または素子数が倍増します。
2005年になると、半導体メーカーは、ゲート長が世代ごとに70％のペースで縮小し続けることができないことに気づきました。なぜなら、ゲート長が短くなると、リーク電流が大きくなり、チップの過熱問題がより深刻になるからです。しかし、業界ではすでに毎回アップグレードするたびに0.7を掛けることに慣れており、半導体メーカーは次世代のゲート長が70％に縮小できるかどうかに関係なく、前世代のプロセスノードに0.7を掛けて新しいプロセスノードとし、32nm、22nm、14nm、10nm、7nmなどのプロセスノード名が生まれました。
TSMCの7nmプロセス：CPP=57nm、MMP=40nm
プロセスノードがトランジスタのサイズを正確に反映できない場合、業界ではどのようなサイズでトランジスタのサイズを表すのでしょうか？実際、業界ではプロセスゲート間隔（CPP）と金属間隔（MMP）の2つのサイズを使用して共同で表します（上図参照）。これらは長方形の長辺と短辺に相当し、両者の積がトランジスタの面積を決定します。たとえば、TSMCの7nmプロセスゲート間隔（CPP）は57nm、金属間隔（MMP）は40nmです。サムスンもほぼ同じで、この2つのデータはそれぞれ54nmと36nmであり、半導体メーカーが標榜する7nmよりもはるかに大きいです。
主要なチップメーカーは、異なるノードで対応するトランジスタ密度を持っています。インテル、TSMC、サムスンの10nmノードでは、1平方ミリメートルあたりのトランジスタ数はそれぞれ106万、53万、52万です。
過去のインテルは比較的真面目で、ゲート長（ゲート長より小さい）を使用してノードを定義することに慣れていました。ムーアの法則に固執するためという説もありますが、理由はともかく、命名では常に競合他社よりも不利でした。
たとえば、インテルの10nmは、トランジスタ密度がTSMCとサムスンの7nmよりも多く（上図参照）、マーケティングの論理から言えば、他の人が7nmと言っているのに、インテルは10nmと言い、「無知」な損をしたため、その後インテルも競合他社に倣い、intel 4、intel 3のようなノード命名方法を使用するようになりました。
上記で説明したことは、ノードの命名は言葉遊びにすぎないことをお伝えしたいだけです。7nmプロセスに対応する最小金属間隔は約36nm〜40nmです。
この認識があれば、先ほど言及した193nm DUV露光装置と、製造する7nmチップの関係について話すことができます。言い換えれば、DUVで7nmチップを製造することは、実際には193nm光源の露光装置を使用して、金属間隔36nm〜40nmのチップを製造することです。
193nm光源と36nmの金属間隔の間には、約5倍の差があります。この差をどのように克服するのでしょうか？ここで、DUVドライ露光装置からDUV浸漬露光装置への反復について言及せざるを得ません。
DUV露光装置の光源波長は193nmですが、光は水中で屈折し、波長は短くなります。193nmの紫外線は水中での屈折率が1.44であり、波長は134nmです。この原理に基づいて、林本堅は1987年に浸漬露光を提案しました。これは、ウェーハ表面とレンズの間に超純水層を追加し、紫外線を屈折させ、波長を134nmに短縮するものです。2003年、オランダのASMLはこの研究に基づいて、初めて浸漬露光装置を実現しました。
DUVドライ露光装置からDUV浸漬露光装置へ、193nm光源波長から134nm波長の紫外線へ、これは36nmの金属間隔との差をさらに4倍に縮小しました。
03 多重露光で「最後の1キロメートル」を解決
浸漬露光装置の登場により、「7nm」プロセスとの差が再び縮まりましたが、業界では依然としてこの露光装置で皆が言う「7nm」チップを直接加工することはできません。チップメーカーが噂の7nm麒麟9000Sを本当に製造しようとする場合、二重露光と多重露光は不可欠です。
二重露光技術を説明するために、写真の例を挙げましょう。あなたが写真家で、運動会の行列の写真を撮りたいとします。この行列には20人しかおらず、2メートルの間隔で立っており、非常にまばらに見えます。40人のように見せるにはどうすればよいでしょうか？1つの解決策があります。まず最初の写真を撮り、次に各人に1メートル平行移動させ、別の写真を撮り、その後ソフトウェアで2枚の写真を合成します。
二重露光技術も同様の方法で利用できます。1組のマスク版を使用して、134nmの間隔の線を加工し、別の組のマスク版を使用して、一定の距離を平行移動させて別の組の134nmの間隔の線を加工し、それらを組み合わせると、67nmの間隔の線が得られ、これは36nmにさらに近づきました。22/20nmから、業界は二重露光技術の導入を開始しました。
二重露光技術を実現するために、業界はLELE法（露光-エッチング-露光-エッチング）を開発しました。これには、2回のフォトレジスト塗布、2回の露光が必要です。最初の露光はハードマスクにパターンを複製し、2回目の露光はフォトレジストに最小線幅パターンを複製します。しかし、2回の露光装置を使用するため、製造コストが大幅に上昇し、時間も長くなります。露光は製造時間の約50％を占めていることを考えると、露光を2倍にすると、製造時間が大幅に長くなります。
そのため、業界はより効率的な自己整合二重グラフィック法（SAPD）を開発しました。この方法は、2回のフォトレジスト塗布を1回に減らし、化学気相成長（CVD）技術を使用して、最初のフォトレジストの周囲に酸化ケイ素を堆積させ、自然に位置合わせされた加工位置を形成し、2回目のグラフィック加工を実現できます。
これらの技術により、二重露光は67nmの金属間隔を加工できますが、これは36nmからまだ2倍の差があり、最後の2倍の差をどのように突破するのでしょうか？
1つの単純で粗暴な方法があります。それは、さらに二重露光を1回行い、合計4回の露光を行うことで、67nmをもう一度半分にし、最小34nmの線を加工し、7nmに必要な36nmの金属間隔にちょうど適合させることです。
しかし、この方法が支払う代償はあまりにも大きすぎます。露光時間は単一露光の4倍であり、より多くのマスク版を準備する必要があり、各露光にはより多くの関連工程（フォトレジスト塗布、ソフトベーク、位置合わせ、現像、スピン乾燥、ハードベーク、グラフィック検査など）が必要であり、必要なすべての製造工程は数百から数千に増加し、製造の時間コストと物資コストが大幅に増加します。さらに、露光時間の増加はレンズの発熱を増加させ、温度上昇はレンズの光路変形を引き起こし、套刻精度を制御することがより困難になり、それに適合する薄膜とエッチングプロセスの難易度も大幅に増加します。また、上記の計算では、数値開口（NA）が露光精度に与える影響は考慮されていません（この部分は多重露光の理解には関係しないため、本稿では套刻精度、数値開口については詳細に展開しません）。数値開口を向上させるには、レンズをさらに大きくする必要があります。
多重露光技術に基づいて、TSMCは2016年6月からDUVで7nmチップ（N7）の製造を開始し、サムスンは2018年からDUVで7nmチップ（7LPP）の量産を開始しました。これにより、DUVで7nmプロセスを実現することが現実となりました。
一言でまとめると、多重露光の手法を通じて、193nm光源のDUVを利用して7nmチップを製造することはできますが、時間、材料、人件費が大幅に増加し、工程が極端に増加するため、歩留まりも影響を受けます。
対照的に、EUVの波長はわずか13.5nmであり、1回の露光で7nmチップを作成できますが、EUVはウェーハ工場をじらしており、2020年になってようやく5nmプロセスで使用されました。それ以前は、GlobalFoundryは忍耐力を失い、高コストのため7nm技術の開発を中止すると発表しました。
04 DUVは5nmプロセスを突破できるか？
しかし、これはまだ物語のすべてではありません。
多重露光技術に加えて、DUVで7nmプロセスを加工するには、位相シフトマスク（PSM）、オフアクシス照明、光学近接効果補正（OPC）、最適化された絞りと露光グラフィック（SMO）など、多くの技術の連携が必要であり、これらの技術は新しいサブディシプリン：計算露光を生み出しました。これに必要な膨大なデータにより、NVIDIAのGPUチップも計算に必要なツールとなり、cuLithoソフトウェアアクセラレーションライブラリをリリースし、計算露光の時間を40倍高速化できると発表しました。
計算露光が必要な理由は、マスク版の線が小さくなると、紫外線がマスク版を通過する際に偏差が発生し、露光グラフィックが歪むためです。そこで研究者は、マスク版で発生する可能性のある歪みを事前に計算し、露光に必要なマスク版の最適な形状を逆方向に設計し、これらの歪みを事前に打ち消す方法を思いつきました。これは逆露光計算と呼ばれ、非常に膨大な計算量が必要であり、通常のコンピューターでは到底対応できず、研究者はスーパーコンピューターとクラウドコンピューティングを使用せざるを得なくなりました。
同時に、研究者は人工知能の機械学習アルゴリズムを計算露光に適用しました。新世代の畳み込み人工ニューラルネットワークが露光プロセスモデル、マスク最適化、SEMデータ処理などに適用され、トレーニングデータには膨大なGPUチップセットが必要となります。デバイスレベルの最適化に加えて、研究者は回路設計で考慮すべき要素をデバイス製造にも組み込み、回路設計段階で製造と露光への影響を考慮しています。これはDTCO（設計とプロセス技術の協調最適化）と呼ばれ、EDAメーカーがアルゴリズムとソフトウェアをアップグレードする必要があります。
DUVで7nmプロセスチップを製造できるようにするために、業界はすでにあらゆる手段を講じていると言えます。次のステップでDUVを使用して5nmプロセスチップを製造する場合、4重露光では不十分であり、6〜8重露光、より多くのマスク版、より長い露光時間、より高い物資コストが必要となり、これはすでに耐え難い重荷となっています。そのため、5nmチップが出現したとき、ちょうどEUV露光装置も準備ができており、業界を煩雑な多重露光から解放し、7nmプロセスは現在業界がDUVで製造している最後の世代のプロセスとなりました。
著者について：
『チップ簡史』 著者：汪波 2023年出版、*著者の汪波博士はチップ研究の専門家、科学ライターであり、華為公司、フランスのリヨンナノ国立研究所、北京大学深セン大学院で20年以上の研究と教育経験があり、『チップ簡史』、『時間之問』、『時間之問・少年版』を著しており、そのうち『チップ簡史』は2023年の「南国書香節」十大良書リスト、探照灯良書、第3期「新発見・科学書リスト」、百道網2023年上半期影響力のある書籍、中国メディア出版社報2023年第2四半期影響力のある書籍に選ばれました。
自由档案馆をもっと見る
購読すると最新の投稿がメールで送信されます。